为了使基于FPGA的嵌入式系统能够充当微处理器的系统，那么我们就必须要学习NIOS II （SOPC）系统设计，而且在设计之时系统应包括以下内容，这是因为微处理器和FPGA之间的区别就是FPGA上电时不包含任何逻辑（基于SDRAM工艺所致），我们需要系统运行之前来配置FPGA处理器。

（1）JTAG接口支持FPGA配置以及硬件和软件调试

（2）上电FPGA配置机制

一字之差竟是两种不同的模式，而这个可编程性“P”的灵活性有以下两方面：

（1）CPU本身可修改

• CPU规模：三种模式，经济型，标准型和快速型。
• 频率：默认50MHz，可提高或降低
• MMU------Yes/No
• Cache-------iCache指令缓存，dCache数据缓存
• 指令。复杂的数据处理用一条指令完成，起到加速作用

（2）自定义总线的外设

但是在今天的发展中ARM系列编程好像更加吃香，在实际工业应用中NIOS II系统似乎要被淘汰了

在上述硬件设计流程中还看出我们需要对系统进行时钟约束，而且这一步是必不可少的，因此在对NIOS II系统设计时我们会开始进入时钟约束这一单元学习，因为在之前的Verilog语法实现的简单系统，时钟约束可有可无，显得不怎么重要，但是在NIOS II硬件系统中时钟约束是系统成败的关键所在，关系整个NIOS II系统能否正常运行。